SK hynix ogłasza architekturę kontrolera SSD H‑TPU
SK hynix wprowadza nową architekturę procesora zaprojektowaną dla obciążeń kontrolerów SSD na Międzynarodowej Konferencji Projektowania SoC 2026.
SK hynix przedstawił H-TPU, architekturę procesora specjalnie przeznaczoną do obciążeń kontrolerów SSD. Technologia została zaprezentowana na Międzynarodowej Konferencji Projektowania SoC 2026 w Korei Południowej.
H-TPU wyposażony jest w programowalny procesor transakcji z wieloma jednostkami funkcyjnymi oraz uproszczoną, czterostopniową potokową architekturą. Każdy rdzeń zajmuje około jednej pięćdziesiątej powierzchni rdzenia ogólnego przeznaczenia CPU i zużywa około 2,5% jego mocy. Architektura koncentruje się na kontroli pamięci masowej, a nie na zadaniach AI takich jak trenowanie czy inferencja sieci neuronowych.
SK hynix planuje zastosować technologię H-TPU w przyszłych produktach NAND, w tym w kontrolerach SSD przeznaczonych dla przedsiębiorstw. Firma zamierza połączyć ją z Storage Next oraz wysokoprzepustowymi produktami flash.
Najważniejsze fakty
- H-TPU wprowadzony przez SK hynix do obciążeń kontrolerów SSD
- Prezentacja na Międzynarodowej Konferencji Projektowania SoC 2026
- Każdy rdzeń H-TPU zajmuje około 4% powierzchni rdzenia ogólnego przeznaczenia CPU
- Zużycie energii wynosi około 2,5% w porównaniu z konwencjonalnym wdrożeniem CPU
Źródła
- Guru3DSK hynix H-TPU Targets SSD Controllers With 2.5% of Conventional CPU Power
- Tom's HardwareSK hynix to place custom tiny CPU cores in its SSD controllers to ease Arm load as drive speeds rocket
